Тригер (електроника)
от Уикипедия, свободната енциклопедия
Тригерът е логическа схема с 2 устойчиви състояния, която преминава от едното в другото под въздествието на външен сигнал. Тригерът може да стои произволно дълго в едно от двете състояния, а преминаването в другото състояние става много бързо, със скок. Тригерът е последователностна логическа схема, тоест, схема с памет.
Съдържание |
[редактиране] Видове тригери
[редактиране] Асинхронни тригери
При тях информационните сигнали въздействат върху състоянието на тригера непосредствено при появяването му
[редактиране] Синхронни тригери
Имат допълнителен тактов вход който се бележи с C (Часовник, англ. Clock), чиито сигнал установява тригера в съответствие с входните сигнали, които въздействат. Съществуват три типа синхронни тригери :
[редактиране] С управление по ниво на сигнал
Състоянието на тригера може да се промени през цялото време до като логическото ниво на тактовия вход е активно. Този тип тригери се нарича още статичен синхронен тригер. Обикновенно при тях тактовия сигнал се бележи с E (Разреши, англ Enable)
[редактиране] С управление по фронт на сигнал
Превключват се само по време на активния преход на синхронния сигнал(0-1 или 1-0). Тригери от този тип се наричат динамични или тригери с динамичен вход.
[редактиране] Двустъпални тригери
При активно ниво на синхронния сигнал първото стъпало приема входното въздействие, като второто стъпало е забранено. При преминаване на сигнала в неактивно нивоинформациата от първото стъпало се прехвърля във второто. Наричат се още тригери от тип "управляващ-управляван" (англ. Master-Slave)
[редактиране] RS тригери
RS тригера има два входа. Единият е за установяване S (англ. Set), а другият е за нулиране R (англ. Reset)
[редактиране] RS тригер реализиран с логически елемент "ИЛИ-НЕ"
Ако R = S = 0 тригерът запазва състоянието си до което се е намирал до този момент. Ако R = S = 1 двата изхода престават да бъдат взаимноинверсни и се установяват в нула. Състоянието на тригера е неопределимо за това тази комбинация е забранена.
S | R | Q | ![]() |
---|---|---|---|
0 | 0 | НП | НП |
0 | 1 | 0 | 1 |
1 | 0 | 1 | 0 |
1 | 1 | * | * |
НП-няма промяна, *забранена комбинация
[редактиране] RS тригер реализиран с логически елемент "И-НЕ"
Разликата спрямо тригера теализиран с "ИЛИ-НЕ" е, в това че активните нива на входните сигнали са логически "0", тоест тригера се установява в логическа "1" когато S = 0 и се нулира когато R = 0. В този случай двата изхода се установяват в логическа "1" и тригера е в неопределено състояние.
![]() |
![]() |
Q | ![]() |
---|---|---|---|
0 | 0 | * | * |
0 | 1 | 1 | 0 |
1 | 0 | 0 | 1 |
1 | 1 | НП | НП |
НП-няма промяна, *забранена комбинация
[редактиране] Разрешаван RS тригер
Получава се от асинхронния тригер реализиран с "И-НЕ", чрез включване на входовете му елементи "И-НЕ". Тригерът приетжава разрешаващ вход Е когато E = 1 се пропускат входните въздействия към основния тригер. Когато E = 0 входните въздействия не виляят на основния тригер.
[редактиране] RS тригер управляван от фронт на сигнал
Във входа Е на разрешавания RS тригер се включва детектор на фронт. Той формира кратък импулс по предния фронт на синхронизиращия сигнал. Продължителността на този импулс е приблизително равна на закъснението в инвертора. Така формирания тригер с динамичен вход е нечувствителенкъм статичните нива на входа на такта С.
[редактиране] RS тригер от тип управляващ-управляван
Управляващия тригер възприема входните въздействия през цялото време докато C = 1 когато C = 0 се разрешава управляващи тригер информацията от изхода на управляващия се прехвърля в управлявания. Така в изхода на тригера се фиксиа състоянието преди спадащия фронт на тактовия сигнал. Ако първото стъпало на тригера е тригер от динамичен тип, двустъпалния триер е с по-висока шувоустойчивост.
[редактиране] JK тригер
JK тригера е от динамичент тип. Има два входа J установява тригера в логическа "1", и K - в логическа "0". JK тригера има и един нулиращ вход C. Действието на JK тригера е подобно на това на RS с тази разлика, че е премахната неопределеността в състоянието му и едновременното активизиране на двата информационни входа. При J = K = 1 всеки тактов импулс променя състоянието на тригера в противоположно.
J | K | Q | ![]() |
---|---|---|---|
0 | 0 | НП | НП |
0 | 1 | 1 | 0 |
1 | 0 | 0 | 1 |
1 | 1 | ![]() |
Qn |
[редактиране] D тригер
D тригера представлява елементарна клекта памет. Притежава един информационен вход означен с D (Закъснение, англ. Delay). Логическото ниво на този вход се установява на изхода след постъпване на съответен тактов импулс. Информацията на изхода се получава с един такт закъснение. На основа на D тригера се реализират основните регисторни схеми. Може да бъде получен на основата както на JK така и на RS тригер.
D | Q | ![]() |
---|---|---|
0 | 0 | 1 |
1 | 1 | 0 |
[редактиране] T тригер
T тригерът е синхронен. Има два входа T (превключващ, англ. Toggle) и тактов C. Когато на входа Т се подаде логическа "1", всеки тактов импулс превключва тригера в противоположно състояние. Така входа Т се разглежда като разрешаващ вход. T тригера се явява делител на тактовата честота на две. Използва се за реализация на броячни схеми. Реализира се по-лесно от останалите типове тригери. Може да бъде получен както от RS така и от JK тригер.
T | Qn + 1 |
---|---|
0 | Qn |
1 | ![]() |