AMD K8L
Wikipedia
![]() |
Tämä artikkeli tai osio kertoo julkaisemattomasta tuotteesta. Tiedot saattavat muuttua huomattavasti tuotteen kehityksen edistyessä. |
K8L on nimitys, jota AMD on käyttänyt seuraavan sukupolven suoritinarkkitehtuuristaan. K8L pohjautuu jossain määrin nykyiseen Athlon 64n ja Opteronin käyttämään K8-arkkitehtuuriin, mutta sisältää merkittäviä parannuksia. Ensimmäiset K8L-suorittimet tullaan valmistamaan 65 nm:n valmistusprosessilla.
Sisällysluettelo |
[muokkaa] K8Ln uudistuksia K8iin nähden
[muokkaa] Ytimen sisäisiä suorituskykyä parantavia uudistuksia
[muokkaa] Täysin 128-bittinen SSE-datapolku
128-bittisillä rekistereillä operoivia SSE-käskyjä ei enää tarvitse pilkkoa kahteen osaan suoritusta varten, vaan ne voidaan suorittaa suoraan kerralla. Tämä kaksinkertaistaa teoreettisen multimedia- ja liukulukusuorituskyvyn. Käytännön suorituskykyero lienee hiukan pienempi.
[muokkaa] Parempi muistioperaatioiden uudelleenjärjestely
K8-ytimen kyky uudelleenjärjestellä muistioperaatioita on melko rajallinen; se ei kyennyt uudelleenjärjestelemään latauskäskyjä keskenään jos jomman kumman osoite ei ollut tiedossa, minkä takia se ei hyödy käskyjen uudelleenjärjestelystä yhtä paljoa kuin esimerkiksi Intelin nykyprosessorit. K8L osaa uudelleenjärjestellä latauskäskyjä keskenään, vaikka jomman kumman osoite ei olisikaan tiedossa. Tämä parantaa erityisesti suorittimen kokonaislukusuorituskykyä.
K8L ei kuitenkaan ilmeisesti vieläkään osaa uudelleenjärjestellä latauskäskyjä talletuskäskyjen edelle kuten Intel Core 2 ellei molempien osoite ole tiedossa, koska tällöin pitäisi varautua tilanteeseen, että osoitteet ovatkin samat, jolloin latauskäskyn pitääkin ladata talletetuskäskyn arvo eikä muistista saatu arvo, ja liukuhihnan toiminta pitää pysäyttää ja prosessorin liukuhihna käynnistää uudelleen oikealla latauskäskyn tuloksella.
[muokkaa] Pinonhallintayksikkö
Prosessorilla on myös erityinen pinonhallintayksikkö, jonka tehtävänä on huolehtia pino-pohjaisten muistiosoitteiden laskennasta ja pino-osoitteen päivittämisestä. Pinonhallintayksikkö mahdollistaa paremman rinnakkaisuuden käskyjen välille; Myös pino-osoitinta muuttavia käskyjä voidaan uudelleenjärjestellä koska pinonhallintayksikkö huolehtii siitä, että jokaisella pinoa käyttävällä käskyllä on kuitenkin oikea pino-osoite. Pinonhallintayksikkö parantaa myös selvästi prosessorin kokonaislukusuorituskykyä.
[muokkaa] Parempi haarautumisenennustaminen
Haarautumisenennustuksen haarautumiskohdepuskureiden määrää on kasvatettu.
[muokkaa] Käskydekooderin parannukset
L1-käskyvälimuistin ja käskydekooderin välisen puskurin koko on tuplattu.
[muokkaa] Muita uudistuksia
[muokkaa] Hypertransport 3.0
K8L-pohjaisilla prosessoreilla tulee olemaan versio 3.0 HyperTransport-väylästä, mikä mahdollistaa selvästi nopeamman datansiirron prosessorilta IO-laitteille sekä moniprosessorikokoonpanoissa eri prosessorien välillä. Käytännön suorituskykyhyöty tästä jäänee pieneksi muilla kuin vähintään 4n prosessoripiirin moniprosessorikoneissa.
[muokkaa] Virransäästöparannukset
K8L-pohjaisilla prosessoreilla voidaan eri ytimien kellotaajuuksia sekä toimintajännitteitä säätää toisistaan riippumatta, jolloin säästetään virtaa tilanteissa, joissa yksi ydin toimii täydellä teholla toisten ollessa tekemättä mitään.
[muokkaa] Ensimmäisiä K8L-ytimisiä prosessoreita
[muokkaa] Spica
Spica on koodinimi K8L-arkkitehtuuriin perustuvalle yksiytimiselle prosessorille. Sen välimuistin määrästä ei ole tietoa. Prosessori tullaan julkaisemaan loppuvuodesta 2007.
[muokkaa] Altair/Antares
Altair ja Antares ovat koodinimiä K8L-arkkitehtuurin perustuvalle kaksiydinprosessoripiirille. Piirillä tulee ilmeisesti olemaan 512 kiB L2-välimuistia prosessoriydintä kohden sekä yhteinen 2 MiB L3-välimusti. Prosessorit tullaan ilmeisesti julkaisemaan kesällä 2007.
[muokkaa] Arcturus
Arcturus on koodinimi halvemmalle versiolle K8L-perustuvasta kaksiydinprosessorista; Piiriltä puuttuu L3-välimuisti. Piiri tullaan julkaisemaan ilmeisesti vuoden 2007 viimeisessä neljänneksessä.
[muokkaa] Barcelona/Deerhound
Barcelona ja Deerhound ovat koodinimi AMDn ensimmäisille neliytimisille prosessoripiireille. Ne tullaan näillä näkymin julkaisemaan kesällä 2007. Näissä on jokaisella prosessoriytimellä 512 kiB L2-välimuisti sekä prosessoriytimille yhteinen L3-välimuisti, ja nämä tullaan valmistamaan 65 nm SOI-valmistustekniikalla.
Erona prosessoreilla on ilmeisesti hypertransport-linkkien määrä ja kanta; Barcelona toimii ilmeisesti vain yhden prosessorin kokoonpanoissa jolloin sitä tullaan markkinoimaan AMD Athlon 64 X4-nimellä ja Deerhoundia, joka toimii usean prosessorin kokoonpanoissa Opteron-nimellä.
AMD demonstroi toimivaa Barcelona-prosessorin prototyyppiä 30.11.2006.